Planen är att erbjuda alla kunder tredimensionell montering av chips – alltså stapling av flera olika chips – redan i början av 2013, enligt Maria Marced, Europachef på taiwanesiska TSMC.

Tekniken, internt kallad COWOS – kort för chip on wafer on substrate – behöver ytterligare ett år på sig innan allt EDA-stöd och allt fysiska konstruktionsstöd finns på plats så att alla kunder kan ta del av dem.

TSMC samarbetar redan med några utvalda företag, exempelvis Xilinx, kring sin 3D-teknik. Dessa pilotkunder kommer även fortsättningsvis att kunna använda externa partners för själva kapslingen. När tjänsten däremot drar igång på bred front nästa år vill TSMC självt hantera kapslingen för de nytillkomna kunderna.

Företaget hävdar att det nya byggsättet innebär att nya typer av systemkretsar kommer att kunna byggas eftersom man tillåter att olika funktioner utvecklas på olika processer för att sedan föra dem samman under ett skal.

– Vi tror vi härmed kan erbjuda högre prestanda till lägre effektförbrukning, exempelvis kan man stapla ett flashminne i 40 nm med en processor i 28 eller 20 nm, säger Maria Marced, i ett pressmeddelande.

TSMC erbjuder viahål inom ramen för sin 3D-teknik.  Däremot är det fortfarande oklart om företaget kan tänkas sig att addera chips från andra tillverkare, exempelvis minnen, till sin 3D-tjänst.